绝缘胶膜

TSV 互连具有缩短路径和更薄的封装尺⼨等优点，被认为是三维集成的核
术。 TSV 结构如下图所示，在硅板上面有加⼯完成的通孔;在通孔内由内到外
依次为电镀铜柱、绝缘层和阻挡层。绝缘层的作用是将硅板和填充的导电 材料
之间进⾏隔离绝缘，材料通常选用⼆氧化硅。由于铜原⼦在 TSV 制 造⼯艺流
程中可能会穿透⼆氧化硅绝缘层，导致封装器件产品性能的下降 甚⾄失效，⼀
般用化学稳定性较⾼的⾦属材料在电镀铜和绝缘层之间加⼯ 阻挡层。后是用
于信号导通的电镀铜。
在三维集成中 TSV 技术可分为三种类型:在 CMOS ⼯艺过程之前在硅片 上完成
通孔制作和导电材料填充的是先通孔技术;⽽中通孔，在CMOS制 程之后和后端
制程(BEOL)之前制作通孔。后⼀种后通孔技术是在 CMOS ⼯艺完成后但未
进⾏减薄处理时制作通孔。终技术⽅案的选择要 根据不同的⽣产需求。
在不同电流密度下的分阶段电沉积实验展示了动态的硅通孔
(TSV) 填充过程。通过控制外加电流密度，可以获得对应于
TSV填充结果的不同形貌。具体来说，低电流密度 (4 mA/
cm 2 ) 会导致接缝缺陷填充，中等电流密度 (7 mA/cm 2 ) 会导
致⽆缺陷填充，⽽⾼电流密度 (10 mA/cm 2 )) 导致空洞缺陷填
充。填充系数分析表明，电流密度对TSV填充模型的影响是
由添加剂和铜离⼦的消耗和扩散的耦合效应触发的。此外，
镀层的形态演变表明局部沉积速率受镀层⼏何特征的影响。
硅通孔 (TSV) 是⼀种很有前途的三维 (3D) 封装技术，具有
⾼性能、减小封装体积、低功耗和多功能等优点。在 TSV ⼯
艺中，通常使用铜电化学沉积 (ECD) 进⾏的通孔填充步骤占
总成本的近 40% 。作为 TSV 的核⼼和关键技术，以小化⼯
艺时间和成本的⽆缺陷填充备受关注。
目
前30 min顶部沉积速率的异常下降是由于预处理后时间过
长造成的。在电化学反应之前铜离⼦和添加剂分⼦的充分扩
散导致在初始阶段相对较快的沉积。随着反应的进⾏，电解
液中的铜离⼦从阴极接受电⼦并不断转化为铜。随着纵横比
的增加，铜离⼦向底部的扩散速率降低。铜离⼦的传质限制
降低了沉积到底部的速率。同时，铜离⼦在顶部的积累提⾼
了沉积速率。逐渐地，顶部的电沉积速率超过底部的电沉积
速率，终导致接缝缺陷。
国内外研究现状
2011年，瑞⼠的微纳系统研究部提出了如下图所示的基于TSV技术圆片级 真空
封装⽅案。该⽅案由TSV封帽与器件层两部分构成，TSV封帽垂直导 通柱是填
充在硅通孔中的铜柱。器件层上制作有⾦锡电极与铜柱相连，从 ⽽把电信号从
空腔内部的引到空腔外部，后通过硅-硅直接键合实现密 封。该⽅案⽓密性
很好，但是TSV封帽制作⼯艺复杂，热应⼒⼤(铜柱与 硅热失配⼤)，且硅硅键
合对键合表面要求质量很⾼，⼀般加⼯过的硅片 很难达到此要求。
嵌⼊式玻璃扇出与集成天线封装
玻璃通孔还可以在玻璃上制作空腔，进⽽为芯片的封装提供⼀种嵌⼊ 式玻璃扇
出(eGFO)的新⽅案。2017年乔治亚理⼯率先实现了用于⾼I/O 密度和⾼频多芯
片集成的玻璃面板扇出封装。该技术在70um厚、⼤小为 300mm*300mm的玻璃
面板上完成了26个芯片的扇出封装，并有效的控 制芯片的偏移和翘曲。2020年
云天半导体采用嵌⼊式玻璃扇出技术开了 77GHz汽⻋雷达芯片的封装，并在此
基础上提出了⼀种⾼性能的天线封装 (AiP)⽅案。